gen/lib/Target/AVR/AVRGenAsmWriter.inc

reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced

/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void AVRInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
  static const char AsmStrs[] = {
  /* 0 */ 's', 'u', 'b', 9, 0,
  /* 5 */ 'l', 'a', 'c', 9, 0,
  /* 10 */ 'b', 'r', 'b', 'c', 9, 0,
  /* 16 */ 's', 'b', 'c', 9, 0,
  /* 21 */ 'a', 'd', 'c', 9, 0,
  /* 26 */ 'd', 'e', 'c', 9, 0,
  /* 31 */ 's', 'b', 'i', 'c', 9, 0,
  /* 37 */ 'i', 'n', 'c', 9, 0,
  /* 42 */ 'c', 'p', 'c', 9, 0,
  /* 47 */ 's', 'b', 'r', 'c', 9, 0,
  /* 53 */ 's', 'p', 'r', 'e', 'a', 'd', 9, 0,
  /* 61 */ 'a', 'd', 'd', 9, 0,
  /* 66 */ 'l', 'd', 'd', 9, 0,
  /* 71 */ 'b', 'l', 'd', 9, 0,
  /* 76 */ 'a', 'n', 'd', 9, 0,
  /* 81 */ 's', 't', 'd', 9, 0,
  /* 86 */ 'b', 'r', 'g', 'e', 9, 0,
  /* 92 */ 'b', 'r', 'n', 'e', 9, 0,
  /* 98 */ 'c', 'p', 's', 'e', 9, 0,
  /* 104 */ 's', 'p', 'w', 'r', 'i', 't', 'e', 9, 0,
  /* 113 */ 'n', 'e', 'g', 9, 0,
  /* 118 */ 'x', 'c', 'h', 9, 0,
  /* 123 */ 'b', 'r', 's', 'h', 9, 0,
  /* 129 */ 'p', 'u', 's', 'h', 9, 0,
  /* 135 */ 'c', 'b', 'i', 9, 0,
  /* 140 */ 's', 'b', 'i', 9, 0,
  /* 145 */ 's', 'u', 'b', 'i', 9, 0,
  /* 151 */ 's', 'b', 'c', 'i', 9, 0,
  /* 157 */ 'l', 'd', 'i', 9, 0,
  /* 162 */ 'a', 'n', 'd', 'i', 9, 0,
  /* 168 */ 'b', 'r', 'm', 'i', 9, 0,
  /* 174 */ 'c', 'p', 'i', 9, 0,
  /* 179 */ 'o', 'r', 'i', 9, 0,
  /* 184 */ 's', 't', 'd', 's', 't', 'k', 9, 0,
  /* 192 */ 's', 't', 'd', 'w', 's', 't', 'k', 9, 0,
  /* 201 */ 'r', 'c', 'a', 'l', 'l', 9, 0,
  /* 208 */ 'b', 'r', 'p', 'l', 9, 0,
  /* 214 */ 'f', 'm', 'u', 'l', 9, 0,
  /* 220 */ 'c', 'o', 'm', 9, 0,
  /* 225 */ 'e', 'l', 'p', 'm', 9, 0,
  /* 231 */ 'i', 'n', 9, 0,
  /* 235 */ 'b', 'r', 'l', 'o', 9, 0,
  /* 241 */ 's', 'w', 'a', 'p', 9, 0,
  /* 247 */ 'c', 'p', 9, 0,
  /* 251 */ 'r', 'j', 'm', 'p', 9, 0,
  /* 257 */ 'p', 'o', 'p', 9, 0,
  /* 262 */ 'b', 'r', 'e', 'q', 9, 0,
  /* 268 */ 'b', 'c', 'l', 'r', 9, 0,
  /* 274 */ 'e', 'o', 'r', 9, 0,
  /* 279 */ 'r', 'o', 'r', 9, 0,
  /* 284 */ 'a', 's', 'r', 9, 0,
  /* 289 */ 'l', 's', 'r', 9, 0,
  /* 294 */ 'l', 'a', 's', 9, 0,
  /* 299 */ 'b', 'r', 'b', 's', 9, 0,
  /* 305 */ 'l', 'd', 's', 9, 0,
  /* 310 */ 'd', 'e', 's', 9, 0,
  /* 315 */ 's', 'b', 'i', 's', 9, 0,
  /* 321 */ 'f', 'm', 'u', 'l', 's', 9, 0,
  /* 328 */ 's', 'b', 'r', 's', 9, 0,
  /* 334 */ 's', 't', 's', 9, 0,
  /* 339 */ 'l', 'a', 't', 9, 0,
  /* 344 */ 'b', 's', 'e', 't', 9, 0,
  /* 350 */ 'b', 'r', 'l', 't', 9, 0,
  /* 356 */ 'b', 's', 't', 9, 0,
  /* 361 */ 'o', 'u', 't', 9, 0,
  /* 366 */ 's', 'e', 'x', 't', 9, 0,
  /* 372 */ 'z', 'e', 'x', 't', 9, 0,
  /* 378 */ 'f', 'm', 'u', 'l', 's', 'u', 9, 0,
  /* 386 */ 'm', 'o', 'v', 9, 0,
  /* 391 */ 's', 'u', 'b', 'w', 9, 0,
  /* 397 */ 's', 'b', 'c', 'w', 9, 0,
  /* 403 */ 'a', 'd', 'c', 'w', 9, 0,
  /* 409 */ 'c', 'p', 'c', 'w', 9, 0,
  /* 415 */ 'a', 'd', 'd', 'w', 9, 0,
  /* 421 */ 'l', 'd', 'd', 'w', 9, 0,
  /* 427 */ 'l', 'd', 'w', 9, 0,
  /* 432 */ 'a', 'n', 'd', 'w', 9, 0,
  /* 438 */ 's', 't', 'd', 'w', 9, 0,
  /* 444 */ 'p', 'u', 's', 'h', 'w', 9, 0,
  /* 451 */ 's', 'b', 'i', 'w', 9, 0,
  /* 457 */ 's', 'u', 'b', 'i', 'w', 9, 0,
  /* 464 */ 's', 'b', 'c', 'i', 'w', 9, 0,
  /* 471 */ 'a', 'd', 'i', 'w', 9, 0,
  /* 477 */ 'l', 'd', 'i', 'w', 9, 0,
  /* 483 */ 'a', 'n', 'd', 'i', 'w', 9, 0,
  /* 490 */ 'o', 'r', 'i', 'w', 9, 0,
  /* 496 */ 'r', 'o', 'l', 'w', 9, 0,
  /* 502 */ 'l', 's', 'l', 'w', 9, 0,
  /* 508 */ 'c', 'o', 'm', 'w', 9, 0,
  /* 514 */ 'l', 'p', 'm', 'w', 9, 0,
  /* 520 */ 'i', 'n', 'w', 9, 0,
  /* 525 */ 'c', 'p', 'w', 9, 0,
  /* 530 */ 'p', 'o', 'p', 'w', 9, 0,
  /* 536 */ 'e', 'o', 'r', 'w', 9, 0,
  /* 542 */ 'r', 'o', 'r', 'w', 9, 0,
  /* 548 */ 'a', 's', 'r', 'w', 9, 0,
  /* 554 */ 'l', 's', 'r', 'w', 9, 0,
  /* 560 */ 'l', 'd', 's', 'w', 9, 0,
  /* 566 */ 's', 't', 's', 'w', 9, 0,
  /* 572 */ 's', 't', 'w', 9, 0,
  /* 577 */ 'o', 'u', 't', 'w', 9, 0,
  /* 583 */ 'm', 'o', 'v', 'w', 9, 0,
  /* 589 */ 'f', 'r', 'm', 'i', 'd', 'x', 9, 0,
  /* 597 */ 's', 'p', 'm', 32, 0,
  /* 602 */ 's', 't', 9, '-', 0,
  /* 607 */ 's', 't', 'w', 9, '-', 0,
  /* 613 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
  /* 644 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
  /* 668 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
  /* 693 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
  /* 716 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
  /* 739 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
  /* 761 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
  /* 774 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
  /* 781 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
  /* 791 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
  /* 801 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 0,
  /* 819 */ '#', 32, 'R', 'o', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 834 */ '#', 32, 'L', 's', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 849 */ '#', 32, 'R', 'o', 'r', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 864 */ '#', 32, 'A', 's', 'r', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 879 */ '#', 32, 'L', 's', 'r', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 894 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 912 */ '#', 32, 'R', 'o', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 926 */ '#', 32, 'L', 's', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 940 */ '#', 32, 'R', 'o', 'r', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 954 */ '#', 32, 'A', 's', 'r', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 968 */ '#', 32, 'L', 's', 'r', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 982 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
  /* 999 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 0,
  /* 1015 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
  /* 1030 */ 'a', 't', 'o', 'm', 'i', 'c', '_', 'f', 'e', 'n', 'c', 'e', 0,
  /* 1043 */ 'r', 'e', 't', 'i', 0,
  /* 1048 */ 'b', 'r', 'e', 'a', 'k', 0,
  /* 1054 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
  /* 1068 */ 'e', 'i', 'c', 'a', 'l', 'l', 0,
  /* 1075 */ 'e', 'l', 'p', 'm', 0,
  /* 1080 */ 's', 'p', 'm', 0,
  /* 1084 */ 's', 'l', 'e', 'e', 'p', 0,
  /* 1090 */ 'e', 'i', 'j', 'm', 'p', 0,
  /* 1096 */ 'a', 't', 'o', 'm', 'i', 'c', '_', 'o', 'p', 0,
  /* 1106 */ 'n', 'o', 'p', 0,
  /* 1110 */ 'w', 'd', 'r', 0,
  /* 1114 */ 'r', 'e', 't', 0,
  };

  static const uint16_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    782U,	// DBG_VALUE
    792U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    775U,	// BUNDLE
    1016U,	// LIFETIME_START
    762U,	// LIFETIME_END
    0U,	// STACKMAP
    1055U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    694U,	// PATCHABLE_FUNCTION_ENTER
    614U,	// PATCHABLE_RET
    740U,	// PATCHABLE_FUNCTION_EXIT
    717U,	// PATCHABLE_TAIL_CALL
    669U,	// PATCHABLE_EVENT_CALL
    645U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_GEP
    0U,	// G_PTR_MASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    2452U,	// ADCWRdRr
    2464U,	// ADDWRdRr
    802U,	// ADJCALLSTACKDOWN
    1000U,	// ADJCALLSTACKUP
    2532U,	// ANDIWRdK
    2481U,	// ANDWRdRr
    18981U,	// ASRWRd
    865U,	// Asr16
    955U,	// Asr8
    1031U,	// AtomicFence
    1097U,	// AtomicLoad16
    1097U,	// AtomicLoad8
    1097U,	// AtomicLoadAdd16
    1097U,	// AtomicLoadAdd8
    1097U,	// AtomicLoadAnd16
    1097U,	// AtomicLoadAnd8
    1097U,	// AtomicLoadOr16
    1097U,	// AtomicLoadOr8
    1097U,	// AtomicLoadSub16
    1097U,	// AtomicLoadSub8
    1097U,	// AtomicLoadXor16
    1097U,	// AtomicLoadXor8
    1097U,	// AtomicStore16
    1097U,	// AtomicStore8
    18941U,	// COMWRd
    2458U,	// CPCWRdRr
    2574U,	// CPWRdRr
    2585U,	// EORWRdRr
    2638U,	// FRMIDX
    2569U,	// INWRdA
    2470U,	// LDDWRdPtrQ
    2470U,	// LDDWRdYQ
    2526U,	// LDIWRdK
    2609U,	// LDSWRdK
    2476U,	// LDWRdPtr
    35244U,	// LDWRdPtrPd
    2476U,	// LDWRdPtrPi
    2563U,	// LPMWRdZ
    2563U,	// LPMWRdZPi
    18935U,	// LSLWRd
    18987U,	// LSRWRd
    835U,	// Lsl16
    927U,	// Lsl8
    880U,	// Lsr16
    969U,	// Lsr8
    2539U,	// ORIWRdK
    2586U,	// ORWRdRr
    2626U,	// OUTWARr
    18963U,	// POPWRd
    18877U,	// PUSHWRr
    18929U,	// ROLWRd
    18975U,	// RORWRd
    820U,	// Rol16
    913U,	// Rol8
    850U,	// Ror16
    941U,	// Ror8
    2513U,	// SBCIWRdK
    2446U,	// SBCWRdRr
    2415U,	// SEXT
    2102U,	// SPREAD
    2153U,	// SPWRITE
    2233U,	// STDSPQRr
    4535U,	// STDWPtrQRr
    2241U,	// STDWSPQRr
    2615U,	// STSWKRr
    6752U,	// STWPtrPdRr
    55869U,	// STWPtrPiRr
    2621U,	// STWPtrRr
    2506U,	// SUBIWRdK
    2440U,	// SUBWRdRr
    895U,	// Select16
    983U,	// Select8
    2421U,	// ZEXT
    2070U,	// ADCRdRr
    2110U,	// ADDRdRr
    2520U,	// ADIWRdK
    2211U,	// ANDIRdK
    2125U,	// ANDRdRr
    18717U,	// ASRRd
    18701U,	// BCLRs
    2120U,	// BLD
    2059U,	// BRBCsk
    2348U,	// BRBSsk
    1049U,	// BREAK
    8455U,	// BREQk
    8279U,	// BRGEk
    8428U,	// BRLOk
    8543U,	// BRLTk
    8361U,	// BRMIk
    8285U,	// BRNEk
    8401U,	// BRPLk
    8316U,	// BRSHk
    18777U,	// BSETs
    2405U,	// BST
    18635U,	// CALLk
    2184U,	// CBIAb
    18653U,	// COMRd
    2091U,	// CPCRdRr
    2223U,	// CPIRdK
    2296U,	// CPRdRr
    2147U,	// CPSE
    18459U,	// DECRd
    18743U,	// DESK
    1069U,	// EICALL
    1091U,	// EIJMP
    1076U,	// ELPM
    2274U,	// ELPMRdZ
    2274U,	// ELPMRdZPi
    2323U,	// EORRdRr
    2263U,	// FMUL
    2370U,	// FMULS
    2427U,	// FMULSU
    1070U,	// ICALL
    1092U,	// IJMP
    18470U,	// INCRd
    2280U,	// INRdA
    18685U,	// JMPk
    6150U,	// LACZRd
    6439U,	// LASZRd
    6484U,	// LATZRd
    2115U,	// LDDRdPtrQ
    2206U,	// LDIRdK
    2121U,	// LDRdPtr
    34889U,	// LDRdPtrPd
    2121U,	// LDRdPtrPi
    2354U,	// LDSRdK
    1077U,	// LPM
    2275U,	// LPMRdZ
    2275U,	// LPMRdZPi
    18722U,	// LSRRd
    2435U,	// MOVRdRr
    2632U,	// MOVWRdRr
    2264U,	// MULRdRr
    2371U,	// MULSRdRr
    2428U,	// MULSURdRr
    18546U,	// NEGRd
    1107U,	// NOP
    2228U,	// ORIRdK
    2324U,	// ORRdRr
    2410U,	// OUTARr
    18690U,	// POPRd
    18562U,	// PUSHRr
    8394U,	// RCALLk
    1115U,	// RET
    1044U,	// RETI
    8444U,	// RJMPk
    18712U,	// RORRd
    2200U,	// SBCIRdK
    2065U,	// SBCRdRr
    2189U,	// SBIAb
    2080U,	// SBICAb
    2364U,	// SBISAb
    2500U,	// SBIWRdK
    2096U,	// SBRCRrB
    2377U,	// SBRSRrB
    1085U,	// SLEEP
    1081U,	// SPM
    2646U,	// SPMZPi
    4178U,	// STDPtrQRr
    6747U,	// STPtrPdRr
    55654U,	// STPtrPiRr
    2406U,	// STPtrRr
    2383U,	// STSKRr
    2194U,	// SUBIRdK
    2049U,	// SUBRdRr
    18674U,	// SWAPRd
    1111U,	// WDR
    6263U,	// XCHZRd
  };

  static const uint8_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_GEP
    0U,	// G_PTR_MASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// ADCWRdRr
    0U,	// ADDWRdRr
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// ANDIWRdK
    0U,	// ANDWRdRr
    0U,	// ASRWRd
    0U,	// Asr16
    0U,	// Asr8
    0U,	// AtomicFence
    0U,	// AtomicLoad16
    0U,	// AtomicLoad8
    0U,	// AtomicLoadAdd16
    0U,	// AtomicLoadAdd8
    0U,	// AtomicLoadAnd16
    0U,	// AtomicLoadAnd8
    0U,	// AtomicLoadOr16
    0U,	// AtomicLoadOr8
    0U,	// AtomicLoadSub16
    0U,	// AtomicLoadSub8
    0U,	// AtomicLoadXor16
    0U,	// AtomicLoadXor8
    0U,	// AtomicStore16
    0U,	// AtomicStore8
    0U,	// COMWRd
    2U,	// CPCWRdRr
    2U,	// CPWRdRr
    0U,	// EORWRdRr
    18U,	// FRMIDX
    2U,	// INWRdA
    4U,	// LDDWRdPtrQ
    4U,	// LDDWRdYQ
    2U,	// LDIWRdK
    2U,	// LDSWRdK
    2U,	// LDWRdPtr
    0U,	// LDWRdPtrPd
    32U,	// LDWRdPtrPi
    2U,	// LPMWRdZ
    34U,	// LPMWRdZPi
    0U,	// LSLWRd
    0U,	// LSRWRd
    0U,	// Lsl16
    0U,	// Lsl8
    0U,	// Lsr16
    0U,	// Lsr8
    0U,	// ORIWRdK
    0U,	// ORWRdRr
    2U,	// OUTWARr
    0U,	// POPWRd
    0U,	// PUSHWRr
    0U,	// ROLWRd
    0U,	// RORWRd
    0U,	// Rol16
    0U,	// Rol8
    0U,	// Ror16
    0U,	// Ror8
    0U,	// SBCIWRdK
    0U,	// SBCWRdRr
    2U,	// SEXT
    2U,	// SPREAD
    2U,	// SPWRITE
    0U,	// STDSPQRr
    0U,	// STDWPtrQRr
    0U,	// STDWSPQRr
    2U,	// STSWKRr
    0U,	// STWPtrPdRr
    0U,	// STWPtrPiRr
    2U,	// STWPtrRr
    0U,	// SUBIWRdK
    0U,	// SUBWRdRr
    0U,	// Select16
    0U,	// Select8
    2U,	// ZEXT
    0U,	// ADCRdRr
    0U,	// ADDRdRr
    0U,	// ADIWRdK
    0U,	// ANDIRdK
    0U,	// ANDRdRr
    0U,	// ASRRd
    0U,	// BCLRs
    2U,	// BLD
    6U,	// BRBCsk
    6U,	// BRBSsk
    0U,	// BREAK
    0U,	// BREQk
    0U,	// BRGEk
    0U,	// BRLOk
    0U,	// BRLTk
    0U,	// BRMIk
    0U,	// BRNEk
    0U,	// BRPLk
    0U,	// BRSHk
    0U,	// BSETs
    2U,	// BST
    0U,	// CALLk
    2U,	// CBIAb
    0U,	// COMRd
    2U,	// CPCRdRr
    2U,	// CPIRdK
    2U,	// CPRdRr
    2U,	// CPSE
    0U,	// DECRd
    0U,	// DESK
    0U,	// EICALL
    0U,	// EIJMP
    0U,	// ELPM
    2U,	// ELPMRdZ
    34U,	// ELPMRdZPi
    0U,	// EORRdRr
    2U,	// FMUL
    2U,	// FMULS
    2U,	// FMULSU
    0U,	// ICALL
    0U,	// IJMP
    0U,	// INCRd
    2U,	// INRdA
    0U,	// JMPk
    8U,	// LACZRd
    8U,	// LASZRd
    8U,	// LATZRd
    4U,	// LDDRdPtrQ
    2U,	// LDIRdK
    2U,	// LDRdPtr
    0U,	// LDRdPtrPd
    32U,	// LDRdPtrPi
    2U,	// LDSRdK
    0U,	// LPM
    2U,	// LPMRdZ
    34U,	// LPMRdZPi
    0U,	// LSRRd
    2U,	// MOVRdRr
    2U,	// MOVWRdRr
    2U,	// MULRdRr
    2U,	// MULSRdRr
    2U,	// MULSURdRr
    0U,	// NEGRd
    0U,	// NOP
    0U,	// ORIRdK
    0U,	// ORRdRr
    2U,	// OUTARr
    0U,	// POPRd
    0U,	// PUSHRr
    0U,	// RCALLk
    0U,	// RET
    0U,	// RETI
    0U,	// RJMPk
    0U,	// RORRd
    0U,	// SBCIRdK
    0U,	// SBCRdRr
    2U,	// SBIAb
    2U,	// SBICAb
    2U,	// SBISAb
    0U,	// SBIWRdK
    2U,	// SBRCRrB
    2U,	// SBRSRrB
    0U,	// SLEEP
    0U,	// SPM
    1U,	// SPMZPi
    0U,	// STDPtrQRr
    0U,	// STPtrPdRr
    0U,	// STPtrPiRr
    2U,	// STPtrRr
    2U,	// STSKRr
    0U,	// SUBIRdK
    0U,	// SUBRdRr
    0U,	// SWAPRd
    0U,	// WDR
    8U,	// XCHZRd
  };

  O << "\t";

  // Emit the opcode for the instruction.
  uint32_t Bits = 0;
  Bits |= OpInfo0[MI->getOpcode()] << 0;
  Bits |= OpInfo1[MI->getOpcode()] << 16;
  assert(Bits != 0 && "Cannot print this instruction.");
  O << AsmStrs+(Bits & 2047)-1;


  // Fragment 0 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 11) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
    return;
    break;
  case 1:
    // ADCWRdRr, ADDWRdRr, ANDIWRdK, ANDWRdRr, ASRWRd, COMWRd, CPCWRdRr, CPWR...
    printOperand(MI, 0, O);
    break;
  case 2:
    // STDWPtrQRr, STDPtrQRr
    printMemri(MI, 0, O);
    O << ", ";
    printOperand(MI, 2, O);
    return;
    break;
  case 3:
    // STWPtrPdRr, STWPtrPiRr, LACZRd, LASZRd, LATZRd, STPtrPdRr, STPtrPiRr, ...
    printOperand(MI, 1, O);
    break;
  case 4:
    // BREQk, BRGEk, BRLOk, BRLTk, BRMIk, BRNEk, BRPLk, BRSHk, RCALLk, RJMPk
    printPCRelImm(MI, 0, O);
    return;
    break;
  }


  // Fragment 1 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 14) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCWRdRr, ADDWRdRr, ANDIWRdK, ANDWRdRr, CPCWRdRr, CPWRdRr, EORWRdRr, F...
    O << ", ";
    break;
  case 1:
    // ASRWRd, COMWRd, LSLWRd, LSRWRd, POPWRd, PUSHWRr, ROLWRd, RORWRd, ASRRd...
    return;
    break;
  case 2:
    // LDWRdPtrPd, LDRdPtrPd
    O << ", -";
    printOperand(MI, 2, O);
    return;
    break;
  case 3:
    // STWPtrPiRr, STPtrPiRr
    O << "+, ";
    printOperand(MI, 2, O);
    return;
    break;
  case 4:
    // SPMZPi
    O << '+';
    return;
    break;
  }


  // Fragment 2 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 17) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCWRdRr, ADDWRdRr, ANDIWRdK, ANDWRdRr, EORWRdRr, LDWRdPtrPi, ORIWRdK,...
    printOperand(MI, 2, O);
    break;
  case 1:
    // CPCWRdRr, CPWRdRr, FRMIDX, INWRdA, LDIWRdK, LDSWRdK, LDWRdPtr, LPMWRdZ...
    printOperand(MI, 1, O);
    break;
  case 2:
    // LDDWRdPtrQ, LDDWRdYQ, LDDRdPtrQ
    printMemri(MI, 1, O);
    return;
    break;
  case 3:
    // BRBCsk, BRBSsk
    printPCRelImm(MI, 1, O);
    return;
    break;
  case 4:
    // LACZRd, LASZRd, LATZRd, XCHZRd
    printOperand(MI, 0, O);
    return;
    break;
  }


  // Fragment 3 encoded into 2 bits for 3 unique commands.
  switch ((Bits >> 20) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCWRdRr, ADDWRdRr, ANDIWRdK, ANDWRdRr, CPCWRdRr, CPWRdRr, EORWRdRr, I...
    return;
    break;
  case 1:
    // FRMIDX
    O << ", ";
    printOperand(MI, 2, O);
    return;
    break;
  case 2:
    // LDWRdPtrPi, LPMWRdZPi, ELPMRdZPi, LDRdPtrPi, LPMRdZPi
    O << '+';
    return;
    break;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *AVRInstPrinter::
getRegisterName(unsigned RegNo, unsigned AltIdx) {
  assert(RegNo && RegNo < 53 && "Invalid register number!");

  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ 'r', '1', '1', ':', 'r', '1', '0', 0,
  /* 8 */ 'r', '2', '1', ':', 'r', '2', '0', 0,
  /* 16 */ 'r', '3', '1', ':', 'r', '3', '0', 0,
  /* 24 */ 'r', '1', ':', 'r', '0', 0,
  /* 30 */ 'r', '1', '1', 0,
  /* 34 */ 'r', '2', '1', 0,
  /* 38 */ 'r', '3', '1', 0,
  /* 42 */ 'r', '1', 0,
  /* 45 */ 'r', '1', '3', ':', 'r', '1', '2', 0,
  /* 53 */ 'r', '2', '3', ':', 'r', '2', '2', 0,
  /* 61 */ 'r', '3', ':', 'r', '2', 0,
  /* 67 */ 'r', '1', '3', 0,
  /* 71 */ 'r', '2', '3', 0,
  /* 75 */ 'r', '3', 0,
  /* 78 */ 'r', '1', '5', ':', 'r', '1', '4', 0,
  /* 86 */ 'r', '2', '5', ':', 'r', '2', '4', 0,
  /* 94 */ 'r', '5', ':', 'r', '4', 0,
  /* 100 */ 'r', '1', '5', 0,
  /* 104 */ 'r', '2', '5', 0,
  /* 108 */ 'r', '5', 0,
  /* 111 */ 'r', '1', '7', ':', 'r', '1', '6', 0,
  /* 119 */ 'r', '2', '7', ':', 'r', '2', '6', 0,
  /* 127 */ 'r', '7', ':', 'r', '6', 0,
  /* 133 */ 'r', '1', '7', 0,
  /* 137 */ 'r', '2', '7', 0,
  /* 141 */ 'r', '7', 0,
  /* 144 */ 'r', '1', '9', ':', 'r', '1', '8', 0,
  /* 152 */ 'r', '2', '9', ':', 'r', '2', '8', 0,
  /* 160 */ 'r', '9', ':', 'r', '8', 0,
  /* 166 */ 'r', '1', '9', 0,
  /* 170 */ 'r', '2', '9', 0,
  /* 174 */ 'r', '9', 0,
  /* 177 */ 'S', 'P', 'H', 0,
  /* 181 */ 'S', 'P', 'L', 0,
  /* 185 */ 'S', 'P', 0,
  /* 188 */ 'F', 'L', 'A', 'G', 'S', 0,
  };

  static const uint8_t RegAsmOffsetNoRegAltName[] = {
    185, 177, 181, 188, 27, 42, 64, 75, 97, 108, 130, 141, 163, 174, 
    4, 30, 49, 67, 82, 100, 115, 133, 148, 166, 12, 34, 57, 71, 
    90, 104, 123, 137, 156, 170, 20, 38, 24, 61, 94, 127, 160, 0, 
    45, 78, 111, 144, 8, 53, 86, 119, 152, 16, 
  };

  static const char AsmStrsptr[] = {
  /* 0 */ 'X', 0,
  /* 2 */ 'Y', 0,
  /* 4 */ 'Z', 0,
  };

  static const uint8_t RegAsmOffsetptr[] = {
    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 
    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 
    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 
    1, 1, 1, 1, 1, 1, 1, 0, 2, 4, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case AVR::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  case AVR::ptr:
    assert(*(AsmStrsptr+RegAsmOffsetptr[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsptr+RegAsmOffsetptr[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

bool AVRInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
  const char *AsmString;
  switch (MI->getOpcode()) {
  default: return false;
  case AVR::ADCRdRr:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(AVR::GPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (ADCRdRr GPR8:$rd, GPR8:$rd)
      AsmString = "rol	$\x01";
      break;
    }
    return false;
  case AVR::ADDRdRr:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(AVR::GPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (ADDRdRr GPR8:$rd, GPR8:$rd)
      AsmString = "lsl	$\x01";
      break;
    }
    return false;
  case AVR::ANDRdRr:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(AVR::GPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (ANDRdRr GPR8:$rd, GPR8:$rd)
      AsmString = "tst	$\x01";
      break;
    }
    return false;
  case AVR::BCLRs:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (BCLRs 0)
      AsmString = "clc";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 1) {
      // (BCLRs 1)
      AsmString = "clz";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 2) {
      // (BCLRs 2)
      AsmString = "cln";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (BCLRs 3)
      AsmString = "clv";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 4) {
      // (BCLRs 4)
      AsmString = "cls";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (BCLRs 5)
      AsmString = "clh";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 6) {
      // (BCLRs 6)
      AsmString = "clt";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 7) {
      // (BCLRs 7)
      AsmString = "cli";
      break;
    }
    return false;
  case AVR::BRBCsk:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (BRBCsk 0, relbrtarget_7:$k)
      AsmString = "brcc	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (BRBCsk 5, relbrtarget_7:$k)
      AsmString = "brhc	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 6) {
      // (BRBCsk 6, relbrtarget_7:$k)
      AsmString = "brtc	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (BRBCsk 3, relbrtarget_7:$k)
      AsmString = "brvc	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 7) {
      // (BRBCsk 7, relbrtarget_7:$k)
      AsmString = "brid	$\xFF\x02\x01";
      break;
    }
    return false;
  case AVR::BRBSsk:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (BRBSsk 0, relbrtarget_7:$k)
      AsmString = "brcs	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (BRBSsk 5, relbrtarget_7:$k)
      AsmString = "brhs	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 6) {
      // (BRBSsk 6, relbrtarget_7:$k)
      AsmString = "brts	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (BRBSsk 3, relbrtarget_7:$k)
      AsmString = "brvs	$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 7) {
      // (BRBSsk 7, relbrtarget_7:$k)
      AsmString = "brie	$\xFF\x02\x01";
      break;
    }
    return false;
  case AVR::BSETs:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (BSETs 0)
      AsmString = "sec";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 1) {
      // (BSETs 1)
      AsmString = "sez";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 2) {
      // (BSETs 2)
      AsmString = "sen";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (BSETs 3)
      AsmString = "sev";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 4) {
      // (BSETs 4)
      AsmString = "ses";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (BSETs 5)
      AsmString = "seh";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 6) {
      // (BSETs 6)
      AsmString = "set";
      break;
    }
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 7) {
      // (BSETs 7)
      AsmString = "sei";
      break;
    }
    return false;
  case AVR::EORRdRr:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(AVR::GPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (EORRdRr GPR8:$rd, GPR8:$rd)
      AsmString = "clr	$\x01";
      break;
    }
    return false;
  }

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void AVRInstPrinter::printCustomAliasOperand(
         const MCInst *MI, unsigned OpIdx,
         unsigned PrintMethodIdx,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printPCRelImm(MI, OpIdx, OS);
    break;
  }
}

#endif // PRINT_ALIAS_INSTR